中正大學 資訊工程系暨研究所 嵌入式系統實驗室

2004年 大 學 部 專 題 生 招 募

指導教授: 熊博安 教授

| Modeling and verification of safety critical system using Safecharts and SGM |

| 使用μC/OS為核心建構即時嵌入式軟體的執行環境 |

| 作業系統中之控制FPGA重新組態(Reconfiguration)應用程式開發 |

 

題 目
Modeling and verification of safety critical system using Safecharts and SGM
簡 介

      對於 safety critical 系統,將使用 Safecharts model 建構此類系統的模型,再利用本實驗室發展的   SGM 正規驗證工具,驗證並分析其結果。

說 明

       對於醫療或交通方面,我們普遍認為這些是更需要安全考量設計的系統。所以驗證這類系統是否能完全達到安全設計的目的,並且分析甚至對原系統的設計做更佳的修正,就是一項非常重要的工作。目前我們希望針對一個在強調安全性的醫療機制,實際將問題模型化後,利用實驗室正在進行的 SGM 計畫 ,提出對此 Safecharts model 的驗證方法與實作,分析結果,甚至修正錯誤以期達到完善安全的功能。

收 獲

      完成本專題後,你會了解到︰
             1. 如何將安全性考量的系統設計具體模型化。
             2. 如何驗証這樣的設計是否真正達到安全性的需求。

人數

       2 位 具有主動學習熱忱認真負責大學部 學生。

需求技能

      C/C++ 物件導向概念

聯絡方式

       若對此題目有興趣或想獲得進一步的資訊請洽:

            Room 305 嵌入式系統實驗室

            Phone Ext: 23125

            陳盈如 cyj92@cs.ccu.edu.tw

 

題 目
使用μ C/OS 為核心建構即時嵌入式軟體的執行環境
簡 介

       在我們的 VERTAF計劃 中,我們自行開發了一個 排程器(scheduler) 以確保系統的即時性,為了 使 排程器(scheduler) 能夠在硬體平台上運作 ,所以我們必須建構相關的環境。

說 明

       目前我們實驗室正在進行的VERTAF計劃 ,主要的內容在於開發一個 可驗證、具即時性 嵌入式系統應用程式框架 。我們讓 使用者 UML 描述系統的 規格 行為 、及 特性 之後 ,做完 排程 驗證 後產生相對應系統的程式碼。

       排程 完系統的 即時限制 之後,我們會產生一個 排程 器(scheduler) 在最後的程式運行時作 排程 以滿足 即時限制 的需求 。

       為了使 排程器(scheduler) 能順利在硬體平台上運作,因此我們需要幾位專題生協助我們將以 μ C/OS 為核心 , 在實驗室硬體平台上 建構 即時嵌入式軟體執行環境

收 獲

      完成本專題後,你會了解到:
             熟悉 硬體平台的架構及了解 μ C/OS 的核心運作
             具有 撰寫驅動程式的經驗
             了解 嵌入式系統的開發流程

人數

      4位具有習熱忱認真負責勇於向自我挑戰不怕吃苦大學部學生

需求技能

       C 程式設計能力,及對嵌入式系統設計有興趣。

聯絡方式

       若對此題目有興趣或想獲得進一步的資訊請洽:

            Room 305 嵌入式系統實驗室

            Phone Ext: 23125

            葉家蓁 ycc93@cs.ccu.edu.tw

 

題 目
作業系統中之控制 FPGA 重新組態 (Reconfiguration) 應用程式開發
簡 介

       在 SOC 和嵌入式系統 的開發上, FPGA 常常運用在不同地方,而針對不同功能皆需 重新規劃 FPGA ,如此動作繁雜又耗時間。所以有新觀念 OS4RS ( OS for Reconfigurable System ) 的誕生。作業系統需要對任何一家公司 ( ALTERA XILINX 等 ) 的 FPGA 與其開發平台周邊有完整的控制 ,且可達到跨平台 。

說 明

       目前我們實驗室正在進行 CoDesign 計劃 ,而其一子計畫即為 OS4RS 。其中有一重要部分是 : “ 作業系統如何有效管理 FPGA ,以及規劃 動態部分 重新組態 的部份 ” 。目前的初步構想 : “ 設計一個在作業系統跑的應用程式去管理 FPGA 重新組態 ” 。將來再作其擴充,設計出一個完整的作業系統。

收 獲

       完成本專題後,將對 SOC 、 嵌入式系統及 作業系統之間的運作 整體概念的有更進一步的認識,並且獲得 硬體 (FPGA) ,開發平台 使用的 知識 經驗 。對一個 資工系 的學生來說,獲得這些 硬體及系統方面 的相關知識,將會使你將來無論是在 研究 或是 工作 上,比一般只懂軟體的人,更具 理解力 競爭力

人數

      2位具有習熱忱認真負責勇於向自我挑戰不怕吃苦大學部學生

需求技能

       C/C++ , verilog 程式設計能力 ,對 OS4RS 硬體,開發平台 有興趣。

聯絡方式

       若對此題目有興趣或想獲得進一步的資訊請洽:

             Room 305 嵌入式系統實驗室

             Phone Ext: 23125

             張世學 acsh93@cs.ccu.edu.tw